澳门金沙官网

      1. <menuitem id="1j7bo"></menuitem>

          <progress id="1j7bo"></progress>
            1. <progress id="1j7bo"><bdo id="1j7bo"><dfn id="1j7bo"></dfn></bdo></progress>

              當前位置 首頁 人才隊伍
              • 姓名: 李永亮
              • 性別: 男
              • 職稱: 正高級工程師
              • 職務: 
              • 學歷: 博士
              • 電話: 010-82995860
              • 傳真: 
              • 電子郵件: liyongliang@ime.ac.cn
              • 所屬部門: 先導中心集成電路創新技術部
              • 通訊地址: 北京市朝陽區北土城西路3號

                簡  歷:

              • 教育背景

                2007-2011:中國科學院微電子研究所,微電子學與固體電子學專業,工學博士

                2004-2007:遼寧大學物理學院,微電子學與固體電子學專業,理學碩士

                2000-2004:遼寧大學物理學院,電子科學與技術專業,工學學士

                工作簡歷

                2018-至今:中國科學院微電子研究所,集成電路先導工藝研發中心,正高級工程師,從事亞10納米三維器件與集成技術研究。

                2013-2017:新加坡聯華電子公司(UMC),主任工程師,從事納米CMOS器件和集成技術研究,主要負責邏輯產品、SRAM Macro以及eHV制程研發和平臺建設。

                2011-2013:新加坡聯華電子公司(UMC),高級工程師,從事納米CMOS器件和集成技術研究,主要負責邏輯產品研發。

                社會任職:

                研究方向:

              • 亞10nm的三維器件及集成技術,SiGe/Ge高遷移率溝道,高k/金屬柵柵工程。

                承擔科研項目情況:

              • 1.  中國科學院率先行動(B類),2019年。

                2.  02專項“22納米集成電路工藝重大關鍵技術及先導工藝實驗室”06子課題“工藝整合與集成技術”,2009-2012年,1.97億,已結題,參與。

                3.  02專項“22納米集成電路工藝重大關鍵技術及先導工藝實驗室”子課題“高k/金屬柵工程”,2009-2012年,2355萬,已結題,參與。

                4.  973課題“新一代集成技術基礎問題研究”,2006-2010年,已結題,參與。

                5.  國家自然科學基金“高k柵介質/雙金屬柵器件研究及制備”,2008-2010年,35萬,已結題,參與。

                代表論著:

              • 1.    Yongliang Li*, Qiuxia Xu, Wenwu Wang, and Jing Zhang. Fabrication Technique for pMOSFET poly-Si/TaN/TiN/HfSiAlON Gate Stack. ECS Journal of Solid State Science and Technology, 2018, 7 (10):P537-P540.

                2.    Yongliang Li*, Qiuxia Xu and Wenwu Wang. Key technologies for dual high-k and dual metal gate integration. Chin. Phys. B, 2018, 27(9): 097306.

                3.    Yongliang Li*, Qiuxia Xu, Wenwu Wang, and Jing Zhang. Dry Etching of Metal Inserted Poly-Si Stack for Dual High-k and Dual Metal Gate Integration. ECS Journal of Solid State Science and Technology, 2018, 7 (8):P435-P439.

                4.    Qiuxia Xu, Gaobo Xu, Yongliang Li, et al. Investigation of Key Technologies for Poly-Si/TaN/HfLaON/ILSiO2 Gate-Stacks in Advanced Device Applications. IEEE Transactions on Electron Devices, 2014, 61 (4): 991-997.3.

                專利申請:

              • 1. 李永亮,王文武,一種半導體結構及其制備方法,申請日:2018年8月1日,申請號:201810864107.9

                2. 李永亮,王文武,一種半導體器件的形成方法,申請日:2018年8月29日,申請號:201810997001.6

                3. 李俊杰,李永亮,王文武,半導體器件與其制作方法,申請日:2018年6月11日,申請號:201810596940.X

                4. 李俊杰,李永亮,王文武,半導體器件與其制作方法,申請日:2018年6月11日,申請號:201810596468.X

                5. Yongliang Li, Qiuxia Xu. Method for etching Mo-based metal gate stack with Aluminium nitride barrier, 申請號:US 13/001,493, 公開號:US8163620 B2,公告號: US20110263114.

                6. Qiuxia Xu, Yongliang Li. Manufacturing method for structure of metal gate/ high k gate dielectric stack layer,申請號:PCT/CN2010/001456, 公開號:WO2011124003A1,公告號:CN102214563A, CN102214563B, US8258063, US20110256704.

                7. Qiuxia Xu, Yongliang Li. Method for manufacturing metal gate stack structure in gate-first process, 申請號:US 13/129,584, 公開號:US8598002 B2, 公告號:CN102280375A, CN102280375B, US20120003827, WO2011153843A1.

                8. Qiuxia Xu, Yongliang Li, Gaobo Xu. Method for manufacturing CMOS FET, 申請號:US 13/576,658, 公開號:US8530302 B2, 公告號:CN102915917A, CN102915917B, US20130078773, WO2013016917A1.

                9. Qiuxia Xu, Yongliang Li. Method for manufacturing a metal gate electrode/high K dielectric gate stack,申請號:PCT/CN2010/001456, 公開號:US8258063 B2, 公告號: CN102214563A, CN102214563B, US20110256704, WO2011124003A1.

                10. Qiuxia Xu, Yongliang Li. Method for removing polymer after etching gate stack structure of high-k gate dielectric/metal gate, 申請號:PCT/CN2011/070996, 公開號:US20120115321 A1, 公告號:US8334205.

                11. Qiuxia Xu, Yongliang Li. Polymer removing method after etching gate stack structure with high-k gate dielectric/metal gate, 申請號:PCT/CN2011/070996, 公開號:WO2012062059 A1, 公告號:CN102468131A, CN102468131B.

                12. 李永亮,徐秋霞,TaN材料濕法腐蝕以及TaN材料腐蝕方法,申請號:CN 200810223349,公開號:CN101397499 B,公告號:CN101397499A

                13. 李永亮,徐秋霞,一種選擇性去除TaN金屬柵材料的方法,申請號:CN 200910307689,公開號:CN101656208 B,公告號:CN101656208 A

                14. 李永亮,徐秋霞,一種插入式TiN金屬柵疊層結構的制備和刻蝕方法,申請號:CN 201010157530,公開號:CN102237268 B,公告號:CN102237268A

                15. 李永亮,徐秋霞,以氮化鋁為勢壘層的Mo基金屬柵疊層結構的刻蝕方法,申請號:CN 201010157538,公開號:CN102237269 B,公告號:CN102237269A

                16. 李永亮,徐秋霞,以氮化鋁為勢壘層的Mo基金屬柵疊層結構的刻蝕方法,申請號: PCT/CN2010/001459,公開號:WO2011130890 A1

                17. 李永亮,徐秋霞,一種克服Mo基金屬柵疊層結構制備中Mo與硅反應的方法,申請號:CN 200910237091, 公開號:CN102054680 A

                18. 李永亮,徐秋霞,一種HfSiAlON高K介質的干法刻蝕工藝,申請號: CN 201010223352,公開號:CN102315115A

                19. 李永亮,徐秋霞,一種Mo基/TaN金屬柵疊層結構的刻蝕方法,申請號:CN 201010223348,公開號:CN102315117 B,公告號:CN102315117A

                20. 李永亮,徐秋霞,金屬柵層/高K柵介質層的疊層結構的刻蝕方法,申請號:CN 201010269029,公開號:CN102386076 B,公告號:CN102386076A

                獲獎及榮譽:

              • 1.  中國科學院院長優秀獎一次

                2.  中國科學院朱李月華獎一次

                3.  聯華電子(UMC)專案團隊優良專案

                4.  聯華電子(UMC)最佳知識文件獎

              澳门金沙官网